AD6659是一款混合信号双通道中频接收机,支持需要两条接收机信号路径的无线电拓扑结构,例如主信号/分集通道或直接变频。该通信系统处理器由两个高能性模数转换器(ADC)和噪声整形再量化器(NSR)数字模块组成。AD6659专为支持各种需要高动态范围性能和小尺寸的通信应用而设计。高动态范围ADC内核采用多级、差分流水线架构,并集成了输出纠错逻辑。各ADC的差分流水线第一级采用宽带宽开关电容采样网络。集成基准电压源可简化设计。
各ADC输出从内部连接至NSR模块。集成NSR电路可以改善奈奎斯特区域内的小频段SNR使能NSR特性后,ADC输出经过处理,增强了AD6659在奈奎斯特带宽有限区域内的SNR性能,同时可以保持12位输出分辨率。NSR模块通过编程可提供采样时钟20%的带宽。例如,采样时钟速率为80 MSPS时,AD6659对9.7 MHz AIN下的16 MHz带宽最高可实现81.5 dBFS SNR。禁用NSR模块后,ADC数据直接提供至输出,输出分辨率为12位。在此模式下,AD6659对整个奈奎斯特带宽最高可实现72 dBFS SNR。
经过数字处理,输出数据路由至两个支持1.8 V或3.3 V CMOS电平的12位输出端口。AD6659接收机可对宽频谱的中频频率进行数字化处理。每个接收机均设计成可同时接收主通道和分集通道。与传统模拟技术或集成度较低的数字方法相比,这种中频采样架构大大降低了器件成本和复杂性。
AD6659还可选用集成直流失调校正和正交误差校正(QEC)模块,用于校正两个通道之间的增益和相位失配。在直接变频接收机等复数信号处理应用中,此功能模块可发挥重要作用。该ADC内置多种功能特性,可使器件的灵活性达到最佳、系统成本最低,例如可编程时钟与数据对准、生成可编程数字测试码等。可获得的数字测试码包括内置固定码和伪随机码,以及通过串行端口接口(SPI)输入的用户自定义测试码。采用一个差分时钟输入来控制所有内部转换周期。可选的占空比稳定器(DCS)用来补偿较大的时钟占空比波动,同时保持出色的ADC总体性能。数字输出数据格式为偏移二进制、格雷码或二进制补码。每个ADC通道均有一个数据输出时钟(DCO),用来确保接收逻辑具有正确的锁存时序。该器件支持1.8 V和3.3 V两种CMOS电平,输出数据可以在单条输出总线上多路复用。AD6659采用64引脚LFCSP封装,符合RoHS标准,额定温度范围为−40°C至+85°C工业温度范围。
产品型号 | 封装 | 引脚 | 温度范围 | 包装和数量 | 报价*(100-499) | 报价*1000 pcs | RoHS |
---|---|---|---|---|---|---|---|
AD6659-80EBZ 产品状态: 量产 | 评估板 | 64 | 工业 | 1 | $ 200.00 | $ 200.00 | 是 |
AD6659BCPZ-80 产品状态: 量产 | 64 ld LFCSP (9x9mm, 6.20mm exposed pad) | 64 | 工业 | Tray, 260 | $ 35.10 | $ 29.84 | 是 |
AD6659BCPZRL7-80 产品状态: 量产 | 64 ld LFCSP (9x9mm, 6.20mm exposed pad) | 64 | 工业 | Reel, 750 | $ 35.10 | $ 29.84 | 是 |