HK1255-7 4096K 非易失性SRAM 为4,194,304bit,完全静态非易失性存储SRAM组成8位524288 字长。HK1255-7 有一个自带锂电源和控制电路,经常监视Vcc是否超过容许条件。当超过容许条件时,锂电源自动接通,写保护无条件启动以保护混淆数据。此外,HK1255-7 能够无条件地写存储器的保护块,所以无意中做的写操作不会干扰程序和特殊的数据空间。可用的写循环数量不受限制,因此在微处理器界面不需要附加的支持环节。该非易失性的静态RAM能够直接用来替代现有的512K*8SRAM,符合普通字节宽度的32-pin DIP标准。低轮廓的HK1255模块符合68-pinPLCC表面可安装插槽的标准。当电源没电时,HK1255-7 能给出输出以提示处理器的电源将要耗尽。
HK1255-7 在WE(写使能)被禁止(high)且CE(片选)被选中(Low)并且OE(读信号)被使能(Low)执行一次读循环。19个地址输入线(A0-A18)指定的唯一的地址定义将要被访问。最后输入信号稳定后8位数据输出驱动器将在tACC时序内得到有效数据。
地址输入稳定后,HK1255-7 在WE和CE信号处于激活(低电平)状态为写模式。最后出现的CE或WE下降沿将决定写循环的开始,写循环终止于CE或WE前边的上升边沿。在写循环内所有地址输入必须保持有效。在下一个循环能被初始化前,WE写信号必须将高电平保持最少记录时间(tWR).写循环期间OE控制信号应当保持失效(高电平),避免总线冲突,如果输出总线已经有效(CE和OE激活),则写信号可以在tODW时序内从下降边沿开始禁止输出。
HK1255-7 为Vcc提供全部功能,当VCC大于4.5伏或4.75伏,写保护为4.35伏或4.75伏。当Vcc掉电时保存数据,没有任何附加支持电路的需要。HK1255-7 通常监视Vcc。如果电源电压降低,RAM自动写保护其本身。所有对RAM的输入变为“不接收”,所有输出为高电阻。当Vcc降低到大约3.0伏时,电源转换电路将用锂电源向RAM供电保存数据。电压升高时,当Vcc升高到大约3.0伏时,电压转换电路将外部Vcc与RAM连接。正常RAM操作在Vcc超过4.5伏或4.75伏后能够重新开始。
HK1255-7 从半导体出厂均保证满电量。运输及使用中的重力加速度不应超出1.5G否则影响寿命。
HK1255-7 验收期为1个月即自客户得到本产品后对以下各项性能指标进行验收,如果异议应在1个月内提出更换或退货。质量保证期即服务期为一年,如产品在一年内非使用问题而产生的产品质量问题并且未经使用损坏的经我公司检验认可可以给予更换。我公司拥有对以上条款的最终解释权。
注:HK1255-7 长期暴露在工作在以上最大范围下将影响使用周期
② HK1255-7 推荐操作条件 (0℃to70℃)PARAMETER | SYMBOL | MIN | TYP | MAX | UNITS |
Power Supply Voltage(HK1255-7) | VCC | 4.5 | 5.0 | 5.5 | V |
Power Supply Voltage(HK1255-7N) | VCC | 4.75 | 5.0 | 5.25 | V |
Logic 1 | VIH | 2.2 | — | Vcc | V |
PARAMETER | SYMBOL | MIN | TYP | MAX | UNITS |
Input Leakage Current | I IL | -5.0 | — | +5.0 | mA |
I/O Leakage Current CE≥VIH≤VCC | I IO | -5.0 | — | +5.0 | mA |
Output Current @2.4V | I OH | -1.0 | — | — | mA |
Output current @0.4V | I OL | 2.0 | — | — | mA |
Standby Current CE=2.2V,CE2=0V | I CCS1 | — | 5.0 | 10.0 | mA |
Standby Current CE=Vcc-0.5V,CE2=0V | I CCS2 | — | 3.0 | 5.0 | mA |
Operating Current | I CCO1 | — | 5 | 45 | mA |
Write Protection Voltage(HK1255-7) | V T P | 4.25 | 4.37 | 4.5 | V |
Write Protection Voltage(HK1255-7N) | V T P | 4.5 | 4.75 | 4.85 | V |
PARAMETER |
SYM | HK1255-7-70 | HK1255-7-85 | HK1255-7-100 | UNITS | NOTES | |||
MIN | MAX | MIN | MAX | MIN | MAX | ||||
Read Cycle Time | tRC | 70 | — | 85 | — | 100 | — | ns | — |
Access Time | tACC | — | 70 | — | 85 | — | 100 | ns | — |
OE to Output Valid | tOE | — | 35 | — | 45 | — | 50 | ns | — |
OE to Output Valid | tCO | — | 70 | — | 85 | — | 100 | ns | — |
OE or CE Output Active | tCOE | 5 | — | 5 | — | 5 | — | ns | 5 |
Output High Z from Dissection | tOD | — | 25 | — | 30 | — | 35 | ns | 5 |
Output Hold from dress Change | tOH | 5 | — | 5 | — | 5 | — | ns | — |
Write Cycle Time | tWC | 70 | — | 85 | — | 100 | — | ns | — |
Write Pulse Width | tWP | 55 | — | 65 | — | 75 | — | ns | 3 |
Address Setup Time | tAW | 0 | — | 0 | — | 0 | — | ns | — |
Write Recovery Time | tWR1 tWR2 |
5 15 |
— | 5 15 |
— | 5 15 |
— | ns | |
Output High Z from WE | tODW | — | 25 | — | 30 | — | 35 | ns | 5 |
Output Active from WE | tOEW | 5 | — | 5 | — | 5 | — | ns | 5 |
Data Setup Time | tDS | 30 | — | 35 | — | 40 | — | ns | 4 |
Data Hold Time | tDH1 tDH2 |
0 10 |
— | 0 10 |
— | 0 10 |
— | ns |
SYM | PARAMETER | MIN | MAX | UNITS | NOTES |
tPD | CE at VIH before Power-Down | 10 | — | μs | — |
tF | Vcc Slew from 4.5v to 0v(CE at VIH) | 300 | — | μs | — |
tR | Vcc Slew from 0v to 4.5v(CE at VIH) | 0 | 20 | μs | — |
tREC | CE WE at VIH after Power-Up | 20 | 125 | ms | — |
SYM | PARAMETER | MIN | TYP | MAX | UNITS | NOTES |
t DR | Expected Data Retention Time | — | 10 | — | years | 9,11 |
请技术人员在使用前仔细阅读英文资料,中文翻译仅为全部资料中的一部分。