AD9626 特点
- 信噪比(SNR):64.8 dBFS(fIN最高为70 MHz,250 MSPS)
- 有效位数(ENOB):10.5(fIN最高为70 MHz,250 MSPS,-1.0 dBFS)
- 无杂散动态范围(SFDR):80 dBc(fIN最高为70 MHz,250 MSPS,-1.0 dBFS)
- 出色的线性度:
微分非线性(DNL)= ±0.3 LSB(典型值)
积分非线性(INL)= ±0.7 LSB(典型值)
- CMOS 输出
单数据端口最高可达250 MHz
1/2采样速率时交错双端口最高可达125 MHz
- 700 MHz 全功率模拟带宽
- 片内基准电压源,无需外部去耦
- 集成输入缓冲和采样保持
- 低功耗
272 mW (170 MSPS)
364 mW (250 MSPS)
- 可编程输入电压范围1.0 V至1.5 V,1.25 V(标称值)
- 采用1.8 V模拟和数字电源供电
- 可选择输出数据格式(偏移二进制、二进制补码、格雷码)
|
AD9626 亮点
- 高性能:信噪比维持在64.9 dBFS(250 MSPS、70 MHz输入)。
- 低功耗:仅364 mW (250 MSPS)。
- 易于使用:CMOS输出数据和输出时钟信号允许与现行FPGA接口。片内基准电压源和采样保持功能使系统设计更灵活。采用1.8 V单电源则简化了系统电源设计。
- 串行端口控制:标准串行端口接口支持各种产品功能,例如:数据格式化、时钟占空比稳定器、节电模式、增益调整及生成输出测试码等。
- 引脚兼容系列:如10位引脚兼容系列产品AD9601。
AD9626 技术指标
- Resolution (Bits): 12bit
- # Chan: 1
- Sample Rate: 250MSPS
- Interface: Par
- Analog Input Type: Diff-Uni
- Ain Range: 1 V p-p,1.25 V p-p,1.5 V p-p
- ADC Architecture: Pipelined
- Pkg Type: CSP
AD9251 应用领域
- 无线和有线宽带通信
- 电缆反转通路
- 通信测试设备
- 雷达和卫星子系统
- 功率放大器线性化
|