




54LS163/74LS163

LSTTL 型同步四位二进制计数器（同步清零）

特点

- 用于快速计数的内部超前进位
- 用于 n 位级联的进位输出
- 同步可编程序
- 有置数控制线
- 二极管箝位输入
- 同步清零
- 同步计数

外引线排列图



典型参数：

$$f_{\text{工作频率}}=32\text{MHz}$$

$$P_d=93\text{mW}$$

说明：

这种同步可预置四位二进制计数器是由四个 D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、同步清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。

这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除功能是同步的，不管使能输入为何电平，清除输入端的低电平将在下一个时钟脉冲之后把所有四个触发器的输出置为低电平。当用一个外接与非门来对所需的最大计数器进行译码时，这种同步清除可以很容易地改变计数长度。门输出与清除输入相连以同步将计数器清除到 0000 (LLLL)。

有了超前进位电路后，无须另加门，即可级联出 n 位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入 (ENP 和 ENT) 计数时必须为高电平，且输入 ENT 必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于 Q_A 输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能 ENP 和 ENT 输入的跳变不受时钟输入的影响。


电路有全独立的时钟电路。改变工作模式的控制输入（使能 ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。



54LS163/74LS163

LSTTL 型同步四位二进制计数器 (同步清零)

逻辑图






54LS163/74LS163

LSTTL 型同步四位二进制计数器 (同步清零)

典型清除、置数、计数和禁止时序



(工作) 方式选择表

输入					工作模式
清零 CLR	置数 LOAD	使能 ENT ENP		时钟 CLK	
L	X	X	X	↑	清零
H	L	X	X	↑	置数
H	H	H	H	↑	计数
H	H	L	X	X	保持 (不变)
H	H	X	L	X	保持 (不变)

H=高电平 L=低电平 X=不定 (高或低电平) ↑=由“低”→“高”电平的跃变



54LS163/74LS163

LSTTL 型同步四位二进制计数器（同步清零）

推荐工作条件

符号	参数名称	74II			54			单位
		参数值			参数值			
		最小	典型	最大	最小	典型	最大	
V _{CC}	电源电压	4.75	5	5.25	4.5	5	5.5	V
V _{IH}	输入高电平电压	2.0			2.0			V
V _{IL}	输入低电平电压			0.8			0.7	V
I _{OH}	输出高电平电流			-400			-400	μA
I _{OL}	输出低电平电流			8			4	mA
f _{CK}	时钟频率	0		25	0		25	MHz
t _w	脉冲宽度	时钟	25			25		ns
		清零	20			20		
t _{su}	建立时间	数据	20			20		ns
		使能	20			20		
		置数	20			20		
		置数无效态	20			20		
		清零	20			20		
		清零无效态	25			25		
t _h	保持时间	3			3		ns	
T _A	工作环境温度	-40		85	-55		125	°C

电性能（除特别说明外，均为全温度范围）

符号	参数名称	测试条件	74II			54			单位
			参数值			参数值			
			最小	典型	最大	最小	典型	最大	
V _{IK}	输入钳位电压	V _{CC} =最小 I _I =-18mA			-1.5			-1.5	V
V _{OH}	输出高电平电压	V _{CC} =最小 V _{IL} =最大 V _{IH} =2V I _{OH} =最大	2.7			2.5	3.4		V
V _{OL}	输出低电平电压	V _{CC} =最小 V _{IL} =最大 V _{IH} =2V I _{OL} =最大			0.5		0.25	0.4	V
I _I	输入电流 (最大输入电压时)	V _{CC} =最大 V _I =7V	CLK、ENT CLR、LOAD			0.2		0.2	mA
			其它			0.1		0.1	
I _{IH}	输入高电平电流	V _{CC} =最大 V _I =2.7V	CLK、ENT CLR、LOAD			40		40	μA
			其它			20		20	
I _{IL}	输入低电平电流	V _{CC} =最大 V _I =0.4V	CLK、ENT CLR、LOAD			-0.8		-0.8	mA
			其它			-0.4		-0.4	
I _{OS}	输出短路电流	V _{CC} =最大 V _O =0V	-20		-100	-20		-100	mA
I _{CCH}	高电平电源电流	V _{CC} =最大 (注1)			31		18	31	mA
I _{CCL}	低电平电源电流	V _{CC} =最大 (注2)			32		19	32	mA

注1：测 I_{CCH} 时，所有输出为高电平并开路；

注2：测 I_{CCL} 时，所有输出为低电平并开路；

所有典型值均在 V_{CC}=5.0V, T_A=25°C 下测量得出。



54LS163/74LS163

LSTTL 型同步四位二进制计数器（同步清零）

交流（开关）参数 （ $V_{CC}=5.0V, T_A=25^{\circ}C$ ）

符号	参数名称	从（输入）	到（输出）	测试条件	参数值			单位
					最小	典型	最大	
f _{max}	最大时钟频率			C _L =15pF R _L =2kΩ	25	32		MHz
t _{PLH}	传输延迟时间	时钟 CLK	动态进位输出 RCO			20	35	ns
t _{PHL}	传输延迟时间					18	35	
t _{PLH}	传输延迟时间	时钟 CLK (置数输入为高)	任一 Q			13	24	ns
t _{PHL}	传输延迟时间					18	27	
t _{PLH}	传输延迟时间	时钟 CLK (置数输入为低)	任一 Q			13	24	ns
t _{PHL}	传输延迟时间					18	27	
t _{PLH}	传输延迟时间	使能 ENT	动态进位输出 RCO			9	14	ns
t _{PHL}	传输延迟时间					9	14	
t _{PHL}	传输延迟时间(注)	清零 CLR	任一 Q			20	28	ns

注：从时钟转换处测量。

KTTIC