


## 54LS166/74LS166 八位移位寄存器

典型参数:  $f_{ck最大} = 35MHz$   $P_D = 110mw$


功能表

清除	移位/时钟		并行		禁止输入		输出
	置数	禁止	时钟	串行	A...H	QA QB	
L	x	x	x	x	x	L L	L
H	x	L	L	x	x	QA0 QB0	QH0
H	L	L	↑	x	a...h	a b	h
H	H	L	↑	H	x	H QA <sub>n</sub>	QG <sub>n</sub>
H	H	L	↑	L	x	L QA <sub>n</sub>	QG <sub>n</sub>
H	x	H	↑	x	x	QA0 QB <sub>n</sub>	QH0

外引线排列图



逻辑图



**特点:**

- 同步置数
- 直接无条件清除
- 并行-串行转换

**说明**

LS166 8位移位寄存器与大多数其他 TTL和DTL逻辑系列是相容的。所有LS166 输入都经过缓冲, 以把驱动要求分别减小到 54LS/74LS系列一个标准负载。输入用二极管钳位使开关瞬变时间减到最小, 并简化了系统设计。


这种单片并行输入或串行输入、串行输出移位寄存器集成度相当于77个等效门。它的特点是有门控时钟输入和无条件清除输入。是并行输入模式还是串行输入模式, 由移位/置数输入确定。当这个输入为高时, 它将使能串行数据输入, 并将八个触发器耦合起来, 由每个时钟脉冲进行串行移位。当它为低电平时, 并行(并排)数据输入被使能, 并在下一个时钟脉冲进行同步置数。在并行置数期间, 串行数据流被禁止。时钟是在时钟脉冲从低变到高时通过一个2输入正或非门加上去的; 这个2输入正或非门, 其中一个输入可以起时钟使能或时钟禁止作用。两个时钟输入任意一个保持为高电平, 就禁止加时钟; 一个保持低电平就使能另一个时钟输入。当然, 这允许系统时钟不同步, 并按其他时钟输入的命令停止寄存器工作。仅当时钟输入为高电平时, 时钟禁止输入才应变到高电平。一个缓冲直接清除输入将压倒所有其他(包括时钟)输入, 并把所有触发器置零。

参数表


符号	参数名称	参 数 值			单 位	
		最小	典型	最大		
V <sub>CC</sub>	电源电压	54LS166	4.5	5	5.5	V
		74LS166	4.75	5	5.25	
I <sub>OH</sub>	输出高电平电流				-400	μA
I <sub>OL</sub>	输出低电平电流	54LS166			4	mA
		74LS166			8	
f <sub>CK</sub>	时钟频率		0		25	MHz
t <sub>w</sub>	时钟或清除脉冲宽度		20			ns
t <sub>su</sub>	模式控制建立时间		30			ns
t <sub>su</sub>	数据建立时间		20			ns
t <sub>h</sub>	任意输入端保持时间		5			ns
T <sub>A</sub>	工作温度	54LS166	-55		125	°C
		74LS166	0		70	°C

符号	参数名称	参 数 值			单 位	测 试 条 件
		最小	典型	最大		
V <sub>IH</sub>	输入高电平	2			V	
V <sub>IL</sub>	输入低电平	54LS166		0.7	V	
		74LS166		0.8	V	
V <sub>CD</sub>	输入钳位电压			-1.5	V	V <sub>CC</sub> =最小 I <sub>I</sub> =-18mA
V <sub>OH</sub>	输出高电平	54LS166	2.5	3.4	V	V <sub>CC</sub> =最小 V <sub>IH</sub> =2V V <sub>IL</sub> =最大 I <sub>OH</sub> =-400 μA
		74LS166	2.7	3.4		
V <sub>OL</sub>	输出低电平	54,74	0.25	0.4	V	V <sub>CC</sub> =最小 I <sub>OL</sub> =4mA V <sub>IL</sub> =V最大 V <sub>IH</sub> =2V I <sub>OL</sub> =8mA
		74LS166	0.35	0.5		
I <sub>I</sub>	输入电流 (最大输入高电压时)			0.1	mA	V <sub>CC</sub> =最大 V <sub>I</sub> =7V
I <sub>IH</sub>	输入高电平电流			20	μA	V <sub>CC</sub> =最大 V <sub>I</sub> =2.7V
I <sub>IL</sub>	输入低电平电流			-0.4	mA	V <sub>CC</sub> =最大 V <sub>I</sub> =0.4V
I <sub>OS</sub>	输出短路电流	-15		-100	mA	V <sub>CC</sub> =最大
I <sub>CC</sub>	电源电流		22	33	mA	V <sub>CC</sub> =最大 输出端赋能并开路
F <sub>max</sub>	最大时钟频率	25	35		MHz	C <sub>L</sub> =15pF R <sub>L</sub> =2kΩ
t <sub>PHL</sub>	传输延迟时间 (从清除到输出)		19	30	ns	
t <sub>PHL</sub>	传输延迟时间 (从时钟到输出)	8	23	35	ns	
t <sub>PLH</sub>	传输延迟时间 (从时钟到输出)	8	24	35	ns	

典型清除、移位、置数、禁止和移位时序




参数测量说明



同步输入测试表

测试数据输入	移位/置数	被测输出 (见注F)
H	0V	$t_{n+1}$ 时测
串行输入	4.5V	$t_{n+8}$ 时测



- 注: A. 所有脉冲发生器都具有下列特性:  $Z_{out} \approx 50 \Omega$ ,  $t_r < 15ns$ ,  $t_f \leq 6ns$ 。  
 B. 时钟脉冲特性如下:  $t_w$  (时钟)  $\leq 20ns$ ,  $PRR = 1MHz$ 。清除脉冲特性如下:  $t_w$  (时钟)  $\geq 20ns$ ,  $t_{hold} = 0ns$ 。测  $f_{max}$  时, 须改变时钟  $PRR$ 。  
 C.  $C_L$  包括探针和夹具电容。  
 D. 所有二极管都是 1N3064 或 1N916  
 E. 每次测试前先加清除脉冲。  
 F. 传输延迟时间 ( $t_{PLH}$  和  $t_{PHL}$ ) 在  $t_{n+1}$  处测量。用功能测试方法在  $t_{n+8}$  处检验数据移位是否合适。  
 G.  $t_n$  = 时钟转换前的位时间。  
 $t_{n+1}$  = 一个时钟转换后的位时间。  
 $t_{n+2}$  = 八个时钟跳变后的位时间。  
 H. LS166,  $V_{ref} = 1.3V$ 。

输入等效电路见附图1。 并串输入:  $Req = 24K \Omega$  输出等效电路见附图11。  $R = 120 \Omega$   
 其他:  $Req = 17K \Omega$